Per la sede di Milano ricerchiamo senior fpga/asic designer laureati (Ingegneria Telecomunicazioni, Ingegneria Elettronica)
Competenze richieste:
- esperienza nel design di FPGA/ASIC (>3anni).
- conoscenza vhdl/verilog implementation and RTL development (>3 anni)
- conoscenza standard telecom
- conoscenza principali ambienti di sviluppo per FPGA (Xilinx,Altera)
- conoscenza tecniche di timing analysis per sistemi digitali
- conoscenza principali tool di simulazione HDL (Modelsim/NC)
- Buona conoscenza della lingua inglese (scrittura, lettura e conversazione).
- Gradita esperienza:
validazione UVM e conoscenza System Verilog
pacchetti TCP IP
Sede di lavoro Milano e provincia
Candidati per questo lavoro →
Competenze richieste:
- esperienza nel design di FPGA/ASIC (>3anni).
- conoscenza vhdl/verilog implementation and RTL development (>3 anni)
- conoscenza standard telecom
- conoscenza principali ambienti di sviluppo per FPGA (Xilinx,Altera)
- conoscenza tecniche di timing analysis per sistemi digitali
- conoscenza principali tool di simulazione HDL (Modelsim/NC)
- Buona conoscenza della lingua inglese (scrittura, lettura e conversazione).
- Gradita esperienza:
validazione UVM e conoscenza System Verilog
pacchetti TCP IP
Sede di lavoro Milano e provincia